신호처리 관련 FPGA Logic 개발자

포지션 상세 정보

기술스택

C++
FPGA
Verilog

주요업무

• FPGA Logic 개발 및 시험
• RF/Digital Logic 개발 및 시험

자격요건

• FFT 등 신호처리 Logic에 대한 이해
• FPGA Logic 설계, 구현, 시뮬레이션 및 시험

우대사항

• 신호처리 및 변복조 관련 시스템 개발자 우대
• 시스템에 대한 이해도가 높은 기술 인력 우대

복지 및 혜택

• 대졸초임 연봉 : 4,000만원 (퇴직연금 별도)
• 업무 성과를 중시하는 인센티브제 : 창립 이후 매년 인센티브 지급
• 탄력 출퇴근제
• 무주택자 무이자 주택자금 대출 (입사 후 1년 경과 시)
• 석사 및 경력직은 면접 시 연봉 결정

채용절차 및 기타 지원 유의사항

• 서류심사 → 면접심사