통신 FPGA HDL 설계 엔지니어

테크플렉스
💰 취업축하금 70만원

포지션 상세 정보

기술스택
FPGAFPGA
주요업무
• 차세대 이동통신 시스템 HW 플랫폼 개발
• 고속 인터페이스 RTL 개발 : PCIe, 100G, Aurora
• 차세대 이동통신 시스템 신호처리 : 5G, 6G
자격요건
• verilog/VHDL 사용 경험
• Xilinx FPGA VIVADO IP 사용 경험
• 신입의 경우 IDEC 교육 내역
우대사항
• MATLAB floating point / fixed point simulation
• ModelSIM or VIVAO SIM 사용 경험
복지 및 혜택
• 주5일 근무
• 경조사, 식사, 휴게실

포지션 경력/학력/마감일/근무지역 정보

경력
신입~5년
학력
대학교졸업(4년) 이상(졸업예정자 가능)
마감일
2023-11-13
근무지역
  • 대전시 유성구 덕명로71번길 16
    지도보기

기업/서비스 소개

기업상세 정보로 이동
테크플렉스_통신 FPGA HDL 설계 엔지니어
테크플렉스_통신 FPGA HDL 설계 엔지니어
1 / 2
• 이동통신 및 무선통신 솔루션 개발
• High speed interface FPGA Prototyping Platform solution
• LTE IoT 통신 모듈 및 장치 개발